站内搜索
能 din是串行数据输入端。在clk 的上升沿，一位数据被加载到内部16位移位寄存器中，clk最高频率可达10mhz，在输入时钟的每个上升沿均有一位数据由din端移入到内部寄
http://blog.alighting.cn/zhiyan/archive/2011/2/20/134180.html2011/2/20 23:23:00
流误差在±6%以内。 数据移位时钟：其决定了显示数据的传输速度，是影响显示屏的更新速率的关键指标。作为大尺寸显示器件，显示刷新率应该在85hz以上，才能保证稳定的画面（无扫描闪烁
http://blog.alighting.cn/zhiyan/archive/2011/5/19/179632.html2011/5/19 0:20:00
址、写使能和写时钟。由于每屏点阵数为192×128，16位数据并行传输所需的地址线为11根。但由于设计需要，系统中还专门设置了1根额外的地址线，用于对fpga的双口ram进行读写分
http://blog.alighting.cn/zhiyan/archive/2011/5/20/179864.html2011/5/20 0:29:00
器在16 mhz运行时，可用作 cpu总线时钟(4 mhz)的基础，节省了外部元件成本。 设计者也能利用诸如外部rc或晶体振荡器等的时钟运行器件。其定时器接口模块具有执行输入捕获的能
http://blog.alighting.cn/q89481240/archive/2011/7/19/230302.html2011/7/19 23:52:00
效；d3为s2、s3、s5、s7的驱动信号，低有效。为了防止时钟馈通，驱动电路中包含了非交叠时钟电路。1.2 实际电路设计整个开关管网络由5个pmos管s1、s2、s3、s5、s7
http://blog.alighting.cn/q89481240/archive/2011/7/19/230304.html2011/7/19 23:55:00
a的双口ram中，单片机与fpga的接口信号除了16根数据线外，还包括单片机向fpga写数据的地址、写使能和写时钟。由于每屏点阵数为192×128，16位数据并行传输所需的地址线
http://blog.alighting.cn/q89481240/archive/2011/7/20/230349.html2011/7/20 0:22:00
器实现的独特调制技巧，从而省却了昂贵的rgb光学传感器。电路可以保证流明（亮度）和白点（色温）不会随着时间的流逝以及温度的波动而发生变化。每种颜色都以时钟clk确定的速度，按顺序打
http://blog.alighting.cn/q89481240/archive/2011/7/20/230481.html2011/7/20 23:11:00
0mhz，在输入时钟的每个上升沿均有一位数据由din端移入到内部寄存器中；load用来装载数据，在load的上升沿，16位串行数据被锁存到数据或控制寄存器中，load必须在第16个时
http://blog.alighting.cn/q89481240/archive/2011/7/20/230490.html2011/7/20 23:17:00
http://blog.alighting.cn/q89481240/archive/2011/8/18/232670.html2011/8/18 1:25:00
http://blog.alighting.cn/q89481240/archive/2011/8/18/232676.html2011/8/18 1:35:00
