站内搜索
号cs0和cs1完成驱动电路的信号锁存和允许输出控制，spi的clk输出作为驱动电路的时钟信号输入，工作频率为4 mhz。 sram接口电路由2块hy57v641620芯片并联组
http://blog.alighting.cn/zhiyan/archive/2011/5/20/179862.html2011/5/20 0:29:00
址、写使能和写时钟。由于每屏点阵数为192×128，16位数据并行传输所需的地址线为11根。但由于设计需要，系统中还专门设置了1根额外的地址线，用于对fpga的双口ram进行读写分
http://blog.alighting.cn/zhiyan/archive/2011/5/20/179864.html2011/5/20 0:29:00
为数据。 (4)cs(片选)：输入线，低电平有效。cs=0时，8279被选中，允许cpu进行读／写。 (5)clk(系统时钟)：外部时钟信号输入线。8279通过内部定时器将该信
http://blog.alighting.cn/zhiyan/archive/2011/5/20/179861.html2011/5/20 0:28:00
同，下面是对led显示屏问题的故障分析和处理办法： a．输出有问题 1、检测输出接口到信号输出ic的线路是否连接或短路。 2、检测输出口的时钟锁存信号是否正常。
http://blog.alighting.cn/zhiyan/archive/2011/5/20/179855.html2011/5/20 0:25:00
clk时钟信号：提供给移位寄存器的移位脉冲，每一个脉冲将引起数据移入或移出一位。数据口上的数据必须与时钟信号协调才能正常传送数据，数据信号的频率必须是时钟信号的频率的1/2倍。在
http://blog.alighting.cn/zhiyan/archive/2011/5/20/179857.html2011/5/20 0:25:00
i的clk输出 作为驱动电路的时钟信号输入，工作频率为4 mhz。 sram接口电路由2块hy57v641620芯片并联组成，hy57v641620是hynix公司生产的
http://blog.alighting.cn/zhiyan/archive/2011/5/20/179858.html2011/5/20 0:25:00
http://blog.alighting.cn/zhiyan/archive/2011/5/20/179854.html2011/5/20 0:24:00
差(bit to bit，chip to chip)和数据移位时钟等。 1) 最大输出电流 目前主流的恒流源芯片最大输出电流多定义为单路最大输出电流，一般90 ma左右。电流恒
http://blog.alighting.cn/zhiyan/archive/2011/5/19/179642.html2011/5/19 0:25:00
流误差在±6%以内。 数据移位时钟：其决定了显示数据的传输速度，是影响显示屏的更新速率的关键指标。作为大尺寸显示器件，显示刷新率应该在85hz以上，才能保证稳定的画面（无扫描闪烁
http://blog.alighting.cn/zhiyan/archive/2011/5/19/179632.html2011/5/19 0:20:00
m最大时钟为200mhz的控制。在该系统中用到的dvi解码芯片是ti公司生产的芯片型号为tfp401的解码芯片，该芯片通过接收由计算机dvi接口传输来的编码图像数据，输出到dvi解
http://blog.alighting.cn/zhiyan/archive/2011/5/19/179618.html2011/5/19 0:14:00
