站内搜索
l和时
http://blog.alighting.cn/neemo22/archive/2011/3/10/139608.html2011/3/10 9:49:00
个基准电压进行比较，以确保开关在每一时钟周期的确定百分比的时间内闭合。在开关闭合期间，有足够的能量被转换至输出，以产生所需的电流，该电流流经r1。如果过多或过少的能量被转换，r1两
http://blog.alighting.cn/zhiyan/archive/2011/2/20/134179.html2011/2/20 23:23:00
能 din是串行数据输入端。在clk 的上升沿，一位数据被加载到内部16位移位寄存器中，clk最高频率可达10mhz，在输入时钟的每个上升沿均有一位数据由din端移入到内部寄
http://blog.alighting.cn/zhiyan/archive/2011/2/20/134180.html2011/2/20 23:23:00
止全局中断，就很容易确保这一点。对所有其他时序的限制很少。 只有在dsc(显示信号时钟)输入为低超过约20s时，dsd(数据信号数据)输出为低。由于'374锁存器为正沿时
http://blog.alighting.cn/zhiyan/archive/2011/2/20/134174.html2011/2/20 23:19:00
器能够驱动fet开关。若fet电流达到门限值，fet则关闭，并终止该运行周期，直到下一个时钟脉冲到来。不管pwm比较器的输出状态如何，输入电流达到门限值都会使脉冲中断。
http://blog.alighting.cn/zhiyan/archive/2011/2/20/134173.html2011/2/20 23:18:00
间的流逝以及温度的波动而发生变化。 每种颜色都以时钟clk确定的速度，按顺序打开。见图5中的3-位环形计数器时序图。第一个时钟周期内，只有phase_red很高，
http://blog.alighting.cn/zhiyan/archive/2011/2/20/134162.html2011/2/20 23:13:00
0 引言 lvds (低电压差分信号)是一种能满足超高速数据传输的新技术，它具有低电压、低辐射、低功耗、低成本和内含时钟等优点，尤其适用于有一定传输距离要求的低功耗高速数据传
http://blog.alighting.cn/zhiyan/archive/2011/2/20/134160.html2011/2/20 23:12:00
n set cpu)精简指令集高速8位单片机，硬件采用哈佛(harward)结构，达到一个时钟周期可以执行一条指令，绝大部分指令都为单周期指令。支持在系统编程isp，其中mega系列
http://blog.alighting.cn/zhiyan/archive/2011/2/20/134156.html2011/2/20 23:10:00
址、写使能和写时钟。由于每屏点阵数为192×128，16位数据并行传输所需的地址线为11根。但由于设计需要，系统中还专门设置了1根额外的地址线，用于对fpga的双口ram进行读写分
http://blog.alighting.cn/zhiyan/archive/2011/2/20/134119.html2011/2/20 22:55:00
2)和led驱动芯片mcl4499(1c3)的公共时钟和公共数据线，p1．2，p1．3分别连接ic3，ic4的使能端en。en＝1时，ic3，ic4封闭，cpu可对ic2进行复位、搜
http://blog.alighting.cn/zhiyan/archive/2011/2/20/134101.html2011/2/20 22:21:00
