站内搜索
址、写使能和写时钟。由于每屏点阵数为192×128，16位数据并行传输所需的地址线为11根。但由于设计需要，系统中还专门设置了1根额外的地址线，用于对fpga的双口ram进行读写分
http://blog.alighting.cn/zhiyan/archive/2011/2/20/134119.html2011/2/20 22:55:00
1ma。图2为其典型电路，输出电压为+10v，满足vgg12864e-s001模块+9v～+11v的驱动电压输入要求。 3.2 接口电路 直接访问方式就是将模块的接口作为存储器
http://blog.alighting.cn/zhiyan/archive/2011/2/20/134141.html2011/2/20 23:04:00
入电压下最佳占空比的近似值： 其中rb为整流器电阻，与应用电路中的r11相同，在本应用中设定为1。vd为整流二极管d1的正向压降。 将已知数值代入上式得
http://blog.alighting.cn/zhiyan/archive/2011/2/20/134150.html2011/2/20 23:07:00
化处理前， p-gan 表面的均方根粗糙度为 11.8nm 。而经过粗化处理的 p-gan 表面的均方根粗糙度达到了 71.6nm 。而经过粗化处理的 undoped-gan 表
http://blog.alighting.cn/zhiyan/archive/2011/2/20/134153.html2011/2/20 23:08:00
8个数据位，1个地址／数据标示位，1个停止位共11位。数据传输码率为625 kb／s，字节传输速率为56.8 kb／s。每个子模块由256个led构成，实现16阶灰度每个led需要
http://blog.alighting.cn/zhiyan/archive/2011/2/20/134156.html2011/2/20 23:10:00
制，特用另一口线pb11作其复位控制。oled的片选信号user1_cs由at91rm9200的ncs4与地址线a25、a23、a22经38译码器译码产生。经计算可得其物理地址为0
http://blog.alighting.cn/zhiyan/archive/2011/2/20/134159.html2011/2/20 23:11:00
s40200，与一对并联的电流感应电阻(r11及r5)协同运作，以保持恒定的输出电流流经串联的三个led。此时，电路被设定为供给700ma的输出电流。每一并联fet（共三个）均由浮点
http://blog.alighting.cn/zhiyan/archive/2011/2/20/134179.html2011/2/20 23:23:00
被丢失。每组数据为16 位二进制数据包，其格式如表1所示。 其中d15～d12位不用，d11～d8位为内部5个控制寄存器和8个led显示数据寄存器的地址，d7～d0位为5个控
http://blog.alighting.cn/zhiyan/archive/2011/2/20/134180.html2011/2/20 23:23:00
案的尺寸仅为11平方mm。 系统灵活性：升压转换器占优势 升压转换器的一个重要的优点是支持串联led，电荷泵只能驱动并联led。从图4(a)可
http://blog.alighting.cn/zhiyan/archive/2011/2/20/134181.html2011/2/20 23:24:00
-4-10 报名开始时间 2011-2-18 报名截止时间 2011-2-24 上午工作时间 08:30 至 11:30 下午工作时间 14:00 至 17:00
http://blog.alighting.cn/cmjlaya/archive/2011/2/21/134360.html2011/2/21 13:13:00
